2019年8月15日，中國計(jì)量測(cè)試學(xué)會(huì)集成電路測(cè)試專業(yè)委員會(huì)首屆集成電路測(cè)試高峰論壇在北京九華山莊酒店隆重召開。
高峰論壇在中國計(jì)量測(cè)試學(xué)會(huì)馬愛文秘書長(zhǎng)的致詞中拉開帷幕，論壇由集成電路測(cè)試專委副主任兼秘書長(zhǎng)、中國科學(xué)院計(jì)算技術(shù)研究所李華偉研究員主持，集成電路測(cè)試專委主任、計(jì)算機(jī)體系結(jié)構(gòu)國家重點(diǎn)實(shí)驗(yàn)室常務(wù)副主任李曉維研究員、日本九州工業(yè)大學(xué)溫曉青教授（IEEE Fellow）、新竹清華大學(xué)黃錫瑜教授、武漢大學(xué)何怡剛教授四位講者進(jìn)行了精彩報(bào)告，來自清華大學(xué)、北京大學(xué)、中國科學(xué)院、復(fù)旦大學(xué)、同濟(jì)大學(xué)、上海交通大學(xué)、合肥工業(yè)大學(xué)等集成電路測(cè)試技術(shù)領(lǐng)域相關(guān)研究所、高校的領(lǐng)導(dǎo)專家和來自Advantest、美國國家儀器、摩爾精英、蘇州華興源創(chuàng)等集成電路測(cè)試技術(shù)領(lǐng)域相關(guān)企業(yè)的技術(shù)專家50余人參加了此次論壇。
論壇在李華偉副主任的主持下開啟，首先她為大家詳細(xì)介紹了論壇背景及每位演講嘉賓的學(xué)術(shù)履歷與學(xué)術(shù)任職，并簡(jiǎn)明扼要的提煉了演講內(nèi)容。
中國計(jì)量測(cè)試學(xué)會(huì)馬愛文秘書長(zhǎng)發(fā)表講話，他表示，集成電路測(cè)試專委成立一年以來作出了許多卓有成效的工作與成績(jī)。集成電路測(cè)試是國家大力發(fā)展芯片產(chǎn)業(yè)宏偉藍(lán)圖的核心環(huán)節(jié)，中國計(jì)量測(cè)試學(xué)會(huì)將一如既往的大力支持專委發(fā)展，積極組織各類學(xué)術(shù)活動(dòng)，促進(jìn)成員交流、助推產(chǎn)業(yè)升級(jí)。
集成電路測(cè)試專委主任、計(jì)算機(jī)體系結(jié)構(gòu)國家重點(diǎn)實(shí)驗(yàn)室常務(wù)副主任李曉維研究員帶來題為《我國VLSI測(cè)試技術(shù)發(fā)展的回顧與展望》報(bào)告，報(bào)告中李曉維主任以中科院計(jì)算所為例介紹了集成電路測(cè)試技術(shù)在中科院計(jì)算所從提出到發(fā)展的歷程，包括早期在中科院計(jì)算所研制大型機(jī)時(shí)測(cè)試技術(shù)發(fā)揮的重要作用，以及在龍芯等芯片設(shè)計(jì)和測(cè)試過程中曾取得過的矚目成績(jī)，并反思了過去十多年來錯(cuò)失過的研究節(jié)點(diǎn)，對(duì)未來集成電路測(cè)試技術(shù)面臨的前沿難題做出了展望。該報(bào)告在分享經(jīng)驗(yàn)的同時(shí)也希望總結(jié)教訓(xùn)，促進(jìn)專委向有深度有布局有前瞻的方向更好的發(fā)展。
日本九州工業(yè)大學(xué)溫曉青教授帶來題為《LSI Test: from Research to Business》的報(bào)告，報(bào)告中溫曉青教授指出大規(guī)模集成電路測(cè)試是一個(gè)成功的半導(dǎo)體行業(yè)的核心技術(shù)領(lǐng)域，因?yàn)樗趯?shí)現(xiàn)大規(guī)模集成電路產(chǎn)品的質(zhì)量、可靠性、安全性和成本目標(biāo)方面不可或缺。他從研究和商業(yè)的角度對(duì)大規(guī)模集成電路測(cè)試進(jìn)行了全面的概述，并就大規(guī)模集成電路測(cè)試所面臨的主要挑戰(zhàn)和機(jī)遇進(jìn)行了闡述。
新竹清華大學(xué)黃錫瑜教授帶來題為《A Detective Story of the Clock Network in an IC — Finding the Timing Failure Threats》的報(bào)告，報(bào)告中指出對(duì)于應(yīng)用于安全關(guān)鍵應(yīng)用的集成電路，通常需要非常高的制造質(zhì)量，以確保在現(xiàn)場(chǎng)操作時(shí)幾乎為零的故障率。要實(shí)現(xiàn)這一目標(biāo)，不僅需要對(duì)主要功能塊（如CPU和內(nèi)存），而且還需要對(duì)時(shí)鐘網(wǎng)絡(luò)等片上基礎(chǔ)設(shè)施進(jìn)行全面測(cè)試。然而，時(shí)鐘網(wǎng)絡(luò)不僅設(shè)計(jì)困難，而且測(cè)試具有挑戰(zhàn)性。對(duì)于具有嚴(yán)格時(shí)鐘偏差要求的高性能設(shè)計(jì)，時(shí)鐘網(wǎng)絡(luò)中的小缺陷可能導(dǎo)致意外故障，因此需要在制造測(cè)試期間進(jìn)行識(shí)別。該報(bào)告特別強(qiáng)調(diào)了針對(duì)時(shí)鐘網(wǎng)絡(luò)中是否存在小時(shí)延故障的測(cè)試技術(shù)研究，實(shí)驗(yàn)結(jié)果表明，能夠檢測(cè)到小于100ps的小時(shí)延故障。
武漢大學(xué)何怡剛教授帶來題為《基于深度學(xué)習(xí)的模擬電路故障診斷與預(yù)測(cè)關(guān)鍵技術(shù)》的報(bào)告，報(bào)告中提到，他帶領(lǐng)團(tuán)隊(duì)研究了模擬電路主要元件在退化過程中參數(shù)變化的規(guī)律，提出了可應(yīng)用于模擬電路的特征參量?jī)?yōu)選方法，以及定量地表征模擬電路元件的退化程度。提出了粒子濾波算法和相關(guān)向量機(jī)算法的優(yōu)化方法，并基于優(yōu)化的粒子濾波算法和相關(guān)向量機(jī)算法，提出了精度高和實(shí)時(shí)性強(qiáng)的模擬電路故障診斷與預(yù)測(cè)算法。上述研究成果對(duì)于提高復(fù)雜電子系統(tǒng)可靠性、安全性和任務(wù)成功性，提高保障效能、降低保障費(fèi)用具有重要意義。
之后進(jìn)入到Panel環(huán)節(jié)，四位專家就《集成電路測(cè)試教育教學(xué)與培訓(xùn)》一題展開討論并與現(xiàn)場(chǎng)人員互動(dòng)。期間教材的稀缺性、國內(nèi)教材的規(guī)范性，招生難、留人難，理論與實(shí)踐如何更好的相結(jié)合等多個(gè)問題被相繼提出，專家們?nèi)翰呷毫Γ谝雽?shí)時(shí)案例、加大國外教材翻譯力度、鼓勵(lì)集成電路教職人員錄制教課視頻進(jìn)行網(wǎng)課推廣，與國內(nèi)外知名企業(yè)合作開展實(shí)踐課程等方面提出了許多切實(shí)可行的方案與展望，對(duì)集成電路測(cè)試專委的未來工作方向提出了期望。論壇在熱烈的討論中圓滿結(jié)束。
